

特 許 協 力 条 約

PCT

特許性に関する国際予備報告 (特許協力条約第二章)

(法第12条、法施行規則第56条)  
[PCT36条及びPCT規則70]

REC'D 16 DEC 2004

WIPO

PCT

出願人又は代理人 の書類記号 PCT-1845	今後の手続きについては、様式PCT/IPEA/416を参照すること。	
国際出願番号 PCT/JPO3/08794	国際出願日 (日.月.年) 10.07.2003	優先日 (日.月.年) 07.10.2002
国際特許分類 (IPC) Int. Cl. G09C1/00, G06F7/58		
出願人 (氏名又は名称) 小林 朗		

1. この報告書は、PCT35条に基づきこの国際予備審査機関で作成された国際予備審査報告である。  
法施行規則第57条 (PCT36条) の規定に従い送付する。

2. この国際予備審査報告は、この表紙を含めて全部で 3 ページからなる。

3. この報告には次の附属物件も添付されている。

a ☒ 附属書類は全部で 52 ページである。

☒ 補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関が認めた訂正を含む明細書、請求の範囲及び/又は図面の用紙 (PCT規則70.16及び実施細則第607号参照)

☐ 第I欄4. 及び補充欄に示したように、出願時における国際出願の開示の範囲を超えた補正を含むものとこの国際予備審査機関が認定した差替え用紙

b ☐ 電子媒体は全部で (電子媒体の種類、数を示す)。  
配列表に関する補充欄に示すように、コンピュータ読み取り可能な形式による配列表又は配列表に関連するテーブルを含む。 (実施細則第802号参照)

4. この国際予備審査報告は、次の内容を含む。

☒ 第I欄 国際予備審査報告の基礎

☐ 第II欄 優先権

☐ 第III欄 新規性、進歩性又は産業上の利用可能性についての国際予備審査報告の不作成

☐ 第IV欄 発明の単一性の欠如

☒ 第V欄 PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明

☐ 第VI欄 ある種の引用文献

☐ 第VII欄 国際出願の不備

☐ 第VIII欄 国際出願に対する意見

国際予備審査の請求書を受理した日 28.04.2004	国際予備審査報告を作成した日 24.11.2004		
名称及びあて先 日本国特許庁 (IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 石田 信行	5M	9469
電話番号 03-3581-1101 内線 3598			

様式PCT/IPEA/409 (表紙) (2004年1月)

第I欄 報告の基礎

1. この国際予備審査報告は、下記に示す場合を除くほか、国際出願の官語を基礎とした。

☐ この報告は、\_\_\_\_\_ 語による翻訳文を基礎とした。

それは、次の目的で提出された翻訳文の官語である。

- ☐ PCT規則12.3及び23.1(b)にいう国際調査  
☐ PCT規則12.4にいう国際公開  
☐ PCT規則55.2又は55.3にいう国際予備審査

2. この報告は下記の出願書類を基礎とした。(法第6条(PCT14条)の規定に基づく命令に応答するために提出された差替え用紙は、この報告において「出願時」とし、この報告に添付していない。)

☐ 出願時の国際出願書類

☒ 明細書

第	1-3, 14-17, 28	ページ	出願時に提出されたもの
第	4-13, 18-27/1, 29-36	ページ*	27.09.2004 付けて国際予備審査機関が受理したもの
第		ページ*	付けて国際予備審査機関が受理したもの

☒ 請求の範囲

第	2-4, 6, 13, 20	項	出願時に提出されたもの
第		項*	PCT19条の規定に基づき補正されたもの
第	1, 5, 7, 8-12, 14-19	項*	27.09.2004 付けて国際予備審査機関が受理したもの
第		項*	付けて国際予備審査機関が受理したもの

☒ 図面

第	3, 5-7, 9-11, 13-18	<del>ページ</del> /図	出願時に提出されたもの
第	1, 2, 4, 8, 12	<del>ページ</del> /図*	27.09.2004 付けて国際予備審査機関が受理したもの
第		ページ/図*	付けて国際予備審査機関が受理したもの

☐ 配列表又は関連するテーブル

配列表に関する補充欄を参照すること。

3. ☐ 補正により、下記の書類が削除された。

<input type="checkbox"/> 明細書	第	_____	ページ
<input type="checkbox"/> 請求の範囲	第	_____	項
<input type="checkbox"/> 図面	第	_____	ページ/図
<input type="checkbox"/> 配列表 (具体的に記載すること)	_____		
<input type="checkbox"/> 配列表に関連するテーブル (具体的に記載すること)	_____		

4. ☐ この報告は、補充欄に示したように、この報告に添付されかつ以下に示した補正が出願時における開示の範囲を超えてされたものと認められるので、その補正がされなかったものとして作成した。(PCT規則70.2(c))

<input type="checkbox"/> 明細書	第	_____	ページ
<input type="checkbox"/> 請求の範囲	第	_____	項
<input type="checkbox"/> 図面	第	_____	ページ/図
<input type="checkbox"/> 配列表 (具体的に記載すること)	_____		
<input type="checkbox"/> 配列表に関連するテーブル (具体的に記載すること)	_____		

\* 4. に該当する場合、その用紙に“superseded”と記入されることがある。

## 第V欄 新規性、進歩性又は産業上の利用可能性についての法第12条(PCT35条(2))に定める見解、それを裏付ける文献及び説明

## 1. 見解

新規性(N)	請求の範囲	1 - 20	有 無
	請求の範囲		
進歩性(IS)	請求の範囲	1 - 20	有 無
	請求の範囲		
産業上の利用可能性(IA)	請求の範囲	1 - 20	有 無
	請求の範囲		

## 2. 文献及び説明(PCT規則70.7)

請求の範囲1乃至20に係る発明は、国際調査報告で引用したいずれの文献にも記載されておらず、当業者にとって自明なものでもない。

体のスループットが低下するという問題があり、ソフトウェアでは使用することが困難であった。

また、疑似乱数の暗号強度を十分に確保するためには、線形フィードバックシフトレジスタ103のシフトレジスタ105の数や、線形フィードバックシフトレジスタ103の個数をある程度の数以上必要とする。しかし、スループットは、線形フィードバックシフトレジスタ103のシフトレジスタ105の数が増加するほど、或いは線形フィードバックシフトレジスタ103の個数が増加するほど低くなるという、相反する関係にある。したがって、高い暗号強度を確保しつつ、高いスループットを実現することは困難であった。

10 本発明は、上述の第1及び第2の解決課題の少なくとも一方を解決すべくなされたものであり、その目的は、強い暗号強度を維持しつつ線形フィードバックシフトレジスタの構成を容易かつ動的に変更することができ、また、十分に高い暗号強度を確保しつつ、より高いスループットを実現できる疑似乱数発生方法等を提供することにある。

15 [課題を解決するための手段]

上記課題を解決する請求項1に記載の発明による疑似乱数発生方法は、 $n$ 個のシフトレジスタを有し、1周期分のビット数が $(2^n) - 1$ 個となるビット列を出力可能な線形フィードバックシフトレジスタの初期値を設定する第1ステップと、所定の演算処理により初期値から線形フィードバックシフトレジスタの1  
 20 周期分のビット数と互いに素である導出値を求める第2ステップと、導出値と線形フィードバックシフトレジスタの1周期分のビット数を2倍以上した値とを乗算して、線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出する第3ステップと、その算出したビット数分のビット列を線形フィードバックシフトレジスタから初期値をもとに出力させる第4ステップと、その出力したビット列から導出値の間隔ごとにビット列を取り出して新ビット列を生成  
 25 する第5ステップと、その新ビット列を出力可能な構成に線形フィードバックシフトレジスタの構成を再構成する第6ステップと、再構成した後の線形フィードバックシフトレジスタから初期値をもとに疑似乱数を発生させる第7ステップと、を有することを特徴とする。

この発明は、出力系列がM系列のビット列をs個ごとにサンプルしたビット列は、そのM系列の1周期分のビット数( $(2^n) - 1$ )と導出値が互いに素であるときには、他の構成を有する線形フィードバックシフトレジスタのM系列を構成し、また、少なくとも2周期分以上のビット数を有するビット列から線形フィードバックシフトレジスタを求めることができることを利用するものである。

この発明によると、n個のシフトレジスタを有し、1周期分のビット数が $(2^n) - 1$ 個となるビット列を出力可能な線形フィードバックシフトレジスタの初期値を設定し、所定の演算処理により初期値から線形フィードバックシフトレジスタの1周期分のビット数と互いに素である導出値を求める。

そして、導出値と線形フィードバックシフトレジスタの1周期分のビット数を2倍以上した値とを乗算して、線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出し、その算出したビット数分のビット列を線形フィードバックシフトレジスタから初期値をもとに出力させ、その出力したビット列から導出値の間隔ごとにビット列を取り出して新ビット列を生成する。

そして、その新ビット列を出力可能な構成に線形フィードバックシフトレジスタの構成を再構成し、再構成した後の線形フィードバックシフトレジスタから初期値をもとに疑似乱数を発生させる。

これによれば、線形フィードバックシフトレジスタの構成を初期値に基づいて動的に変更することができ、変更後の線形フィードバックシフトレジスタからM系列のビット列を出力させることができる。したがって、解読者は、疑似乱数発生器から出力される疑似乱数に基づいて再構成前の線形フィードバックシフトレジスタの構成を得ることができず、初期値や秘密鍵も解読することができない。この結果、高い暗号強度を得ることができ、情報の秘匿性を保つことができる。

請求項2の発明は、請求項1に記載の疑似乱数発生方法において、初期値に対してハッシュ関数を施してハッシュ値を求め、そのハッシュ値に最も近似した素数を導出値として採用することを特徴とする。

この発明によると、初期値に対してハッシュ関数を施してハッシュ値を求め、そのハッシュ値に最も近似した素数を導出値として採用するので、導出値の推定困難度を高めることができ、より高度な秘匿性を得ることができる。

請求項3の発明は、請求項1または2に記載の疑似乱数発生方法において、線形フィードバックシフトレジスタの再構成は、パーレイキャンプマッセイアルゴリズムを用いて行われることを特徴とする。

5 この発明は、少なくとも2周期分以上のビット数を有するビット列から線形フィードバックシフトレジスタを求めることができるという、パーレイキャンプマッセイアルゴリズムを利用するものである。

請求項4の発明は、請求項1～3のいずれかに記載の疑似乱数発生方法において、第6ステップの発明は、発生させた疑似乱数を非線形変換する第7ステップを有することを特徴とする。この発明によると、発生させた疑似乱数を非線形変換するので、疑似乱数に非線形性を与えることができ、暗号強度を更に向上させることができる。

請求項5に記載の発明による疑似乱数発生器は、 $n$ 個のシフトレジスタを有し、1周期分のビット数が $(2^n) - 1$ 個となるビット列を出力可能な線形フィードバックシフトレジスタと、秘密鍵に基づき線形フィードバックシフトレジスタの初期値を設定する初期値設定手段と、所定の演算処理により初期値から線形フィードバックシフトレジスタの1周期分のビット数と互いに素である導出値を求める導出値算出手段と、線形フィードバックシフトレジスタの1周期分のビット数を2倍以上した値と導出値とを乗算して、線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出するビット数算出手段と、その算出したビット数分のビット列を線形フィードバックシフトレジスタから初期値をもとに出力させるビット列出力手段と、その出力したビット列から導出値の間隔ごとにビット列を取り出して新ビット列を生成する新ビット列生成手段と、その新ビット列を出力可能な構成に線形フィードバックシフトレジスタの構成を再構成する線形フィードバックシフトレジスタ再構成手段と、再構成後の線形フィードバックシフトレジスタから初期値をもとに疑似乱数を発生させる疑似乱数発生手段と、を有することを特徴とする。

この発明は、出力系列がM系列のビット列を $s$ 個ごとにサンプルしたビット列は、そのM系列の1周期分のビット数 $(= (2^n) - 1)$ と導出値 $s$ が互いに素であるときには、他の構成を有する線形フィードバックシフトレジスタのM系

列を構成し、また、少なくとも2周期分以上のビット数を有するビット列から線形フィードバックシフトレジスタを求めることができることを利用するものである。

5 この発明によると、 $n$ 個のシフトレジスタを有し、1周期分のビット数が $(2^n - 1)$ 個となるビット列を出力可能な線形フィードバックシフトレジスタの初期値を設定し、所定の演算処理により初期値から線形フィードバックシフトレジスタの1周期分のビット数と互いに素である導出値を求める。

10 そして、導出値と線形フィードバックシフトレジスタの1周期分のビット数を2倍以上した値とを乗算して、線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出し、その算出したビット数分のビット列を線形フィードバックシフトレジスタから初期値をもとに出力させ、その出力したビット列から導出値の間隔ごとにビット列を取り出して新ビット列を生成する。

15 そして、その新ビット列を出力可能な構成に線形フィードバックシフトレジスタの構成を再構成し、再構成した後の線形フィードバックシフトレジスタから初期値をもとに疑似乱数を発生させる。

これによれば、線形フィードバックシフトレジスタの構成を初期値に基づいて動的に変更することができ、変更後の線形フィードバックシフトレジスタからM系列のビット列を出力させることができる。したがって、解読者は、疑似乱数発生器から出力される疑似乱数に基づいて再構成前の線形フィードバックシフトレジスタの構成を得ることができず、初期値や秘密鍵も解読することができない。  
20 この結果、高い暗号強度を得ることができ、情報の秘匿性を保つことができる。

請求項6に記載の発明は、請求項5に記載の疑似乱数発生器において、線形フィードバックシフトレジスタ再構成手段の代わりに、新ビット列を出力可能な構成を有する第2の線形フィードバックシフトレジスタを生成する線形フィードバックシフトレジスタ生成手段を設け、疑似乱数発生手段は、第2の線形フィードバックシフトレジスタによって初期値をもとに疑似乱数を発生させることを特徴とする。この発明によると、線形フィードバックシフトレジスタを再構成前の線形フィードバックシフトレジスタと第2の線形フィードバックシフトレジスタの2つに分けることができ、より秘匿性の向上を図ることができる。

請求項7に記載の発明による疑似乱数発生器は、秘密鍵に基づいて所定のビット数を有する選択用乱数ビット列を出力する乱数ビット列出力部と、乱数ビット列出力部から出力された選択用乱数ビット列に基づいて選択用乱数ビット列のビット数よりも大きなビット数を有する増幅乱数ビット列を出力する乱数ビット列増幅部と、乱数ビット列増幅部から出力された増幅乱数ビット列を非線形変換して疑似乱数を出力する非線形変換部とを有し、乱数ビット列出力部は、 $n$ 個のシフトレジスタを有し、1周期分のビット数が $(2^n) - 1$ 個となるビット列を出力可能な線形フィードバックシフトレジスタと、秘密鍵に基づき線形フィードバックシフトレジスタの初期値を設定する初期値設定手段と、所定の演算処理により初期値から線形フィードバックシフトレジスタの1周期分のビット数と互いに素である導出値を求める導出値算出手段と、線形フィードバックシフトレジスタの1周期分のビット数を2倍以上した値と導出値とを乗算して、線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出するビット数算出手段と、算出したビット数分のビット列を線形フィードバックシフトレジスタから初期値をもとに出力させるビット列出力手段と、ビット列出力手段から出力したビット列から導出値の間隔ごとにビット列を取り出して新ビット列を生成する新ビット列生成手段と、新ビット列を出力可能な構成に線形フィードバックシフトレジスタの構成を再構成する線形フィードバックシフトレジスタ再構成手段と、線形フィードバックシフトレジスタ再構成手段によって再構成された再構成後の線形フィードバックシフトレジスタを用いて初期値をもとに選択用乱数ビット列を出力する選択用乱数ビット列出力手段とを有し、乱数ビット列増幅部は、選択用乱数ビット列よりも大きなビット数を有する増幅乱数ビット列を予め複数格納した乱数テーブルと、選択用乱数ビット列出力手段から出力された選択用乱数ビット列を用いて乱数テーブルを参照することにより、乱数テーブル内の複数の増幅乱数ビット列の中から該当する増幅乱数ビット列を選択可能な増幅乱数ビット列選択手段とを有し、非線形変換部は、増幅乱数ビット列選択手段により選択された増幅乱数ビット列を非線形関数によって非線形変換し疑似乱数として出力する非線形変換手段とを有することを特徴とする。

この発明は、出力系列がM系列のビット列を  $s$  個ごとにサンプルしたビット列



は、そのM系列の1周期分のビット数 ( $= (2^n) - 1$ ) と導出値sが互いに素であるときには、他の構成を有する線形フィードバックシフトレジスタのM系列を構成し、また、少なくとも2周期分以上のビット数を有するビット列から線形フィードバックシフトレジスタを求めることができることを利用するものである。

5

この発明によると、疑似乱数発生器は、秘密鍵に基づいて所定のビット数を有する選択用乱数ビット列を出力する乱数ビット列出力部と、その選択用乱数ビット列に基づいて選択用乱数ビット列のビット数よりも大きなビット数を有する増幅乱数ビット列を出力する乱数ビット列増幅部と、その増幅乱数ビット列を非線形変換して疑似乱数を出力する非線形変換部を有している。

10

乱数ビット列出力部は、n個のシフトレジスタを有し、1周期分のビット数が ( $2^n$ ) - 1 個となるビット列を出力可能な線形フィードバックシフトレジスタを有しており、その線形フィードバックシフトレジスタの初期値を秘密鍵に基づいて設定し、所定の演算処理により初期値から線形フィードバックシフトレジスタの1周期分のビット数と互いに素である導出値を求める。

15

そして、導出値と線形フィードバックシフトレジスタの1周期分のビット数を2倍以上した値とを乗算して、線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出し、その算出したビット数分のビット列を線形フィードバックシフトレジスタから初期値をもとに出力させ、その出力したビット列から導出値の間隔ごとにビット列を取り出して新ビット列を生成する。

20

それから、その新ビット列を出力可能な構成に線形フィードバックシフトレジスタの構成を再構成し、再構成した後の線形フィードバックシフトレジスタから初期値をもとに選択用乱数ビット列を出力させる。

乱数ビット列増幅部は、選択用乱数ビット列よりも大きなビット数を有する増幅乱数ビット列を予め複数格納した乱数テーブルを有しており、乱数ビット列出力部から出力された選択用乱数ビット列を用いて乱数テーブルを参照することにより、乱数テーブル内の複数の増幅乱数ビット列の中から該当する増幅乱数ビット列を選択する。

25

非線形変換部は、乱数ビット列増幅部の増幅乱数ビット列選択手段により選択

された増幅乱数ビット列を非線形変換して疑似乱数として出力する。

これによれば、M系列の選択用乱数ビット列を出力する線形フィードバックシフトレジスタの構成を初期値に基づいて動的に変更することができ、変更後の線形フィードバックシフトレジスタから新たなM系列の選択用乱数ビット列を出力させることができる。したがって、解読者は、疑似乱数発生器から出力される疑似乱数に基づいて再構成前の線形フィードバックシフトレジスタの構成を得ることができず、初期値や秘密鍵も解読することができない。この結果、高い暗号強度を得ることができ、情報の秘匿性を保つことができる。

また、乱数ビット列出力部から出力された選択用乱数ビット列を用いて乱数テーブルを参照し、乱数テーブル内の複数の増幅乱数ビット列の中から該当する増幅乱数ビット列を選択することによって、小さなビット列を有する選択用乱数ビット列に基づいて、より大きなビット数を有する増幅乱数ビット列を得ることができる。

したがって、非線形変換手段に入力される乱数ビット列をより大きなビット数を有するものにすることができる。これにより、従来、ボトルネックとなっていた非線形変換手段よりも上流側の乱数ビット列を出力する部分のスループットを向上させ、非線形変換手段のスループットに近づけることができ、疑似乱数発生器全体のスループットを高速化することができる。

請求項8に記載の発明は、請求項7に記載の疑似乱数発生器において、乱数ビット列増幅部は、秘密鍵が与えられることにより秘密鍵に基づいて前記増幅乱数ビット列を発生させる増幅乱数ビット列発生手段と、増幅乱数ビット列発生手段により発生させた増幅乱数ビット列を乱数テーブルに格納して、乱数テーブルの初期設定を行う乱数テーブル初期設定手段を有することを特徴とする。

この発明によると、秘密鍵が与えられることにより秘密鍵に基づいて増幅乱数ビット列を発生させ、乱数テーブルに格納して、乱数テーブルの初期設定を行うので、秘密鍵を変更するごとに乱数テーブル内の初期値を変更することができる。したがって、暗号強度を増大させることができる。

請求項9に記載の発明は、請求項7または8に記載の疑似乱数発生器において、

乱数ビット列出力部は、選択用乱数ビット列出力手段が複数設けられ、乱数ビット列増幅部は、乱数テーブルが各選択用乱数ビット列出力手段にそれぞれ対応するように設けられ、増幅乱数ビット列選択手段が各選択用乱数ビット列出力手段から各々出力された各選択用乱数ビット列を用いて各選択用乱数ビット列出力手段ごとに  
5 対応する乱数テーブルをそれぞれ参照し、各乱数テーブル内からそれぞれ該当する増幅乱数ビット列を選択し、非線形変換部は、非線形変換手段が各増幅乱数ビット列選択手段によって各乱数テーブルから選択された各増幅乱数ビット列を用いて非線形関数により非線形変換し疑似乱数として出力することとを特徴とする。

10 この発明によると、乱数ビット列出力部の各選択用乱数ビット列出力手段からそれぞれ選択用乱数ビット列が出力され、これらの各選択用乱数ビット列を用いて各乱数テーブルがそれぞれ参照される。そして、その参照により各乱数テーブルから選択された各増幅乱数ビット列を用いて非線形変換部の非線形変換手段が非線形関数により非線形変換することによって疑似乱数を発生させる。

15 したがって、従来はボトルネックとなっていた非線形変換手段よりも上流側の乱数ビット列を出力する部分のスループットを向上させることができ、疑似乱数発生器全体のスループットを高速化することができる。

請求項10に記載の発明は、請求項9に記載の疑似乱数発生器において、乱数ビット列増幅部は、各選択用乱数ビット列出力手段ごとにそれぞれ複数の乱数テーブルを設け、増幅乱数ビット列選択手段により各乱数テーブル内から選択された各増幅乱数ビット列を乱数ビット列出力部の選択用乱数ビット列出力手段ごとに  
20 に排他的論理和演算して非線形変換部の非線形変換手段に出力する排他的論理和演算処理手段を有することを特徴とする。

この発明によると、各乱数テーブルから選択された各増幅乱数ビット列が選択  
25 用乱数ビット列出力手段ごとに排他的論理和演算してから非線形変換手段に出力されるので、増幅乱数ビット列発生手段によって発生させた乱数ビット列をそのまま用いたものよりも、暗号強度を増大させることができる。

請求項11に記載の発明は、請求項9または10に記載の疑似乱数発生器において、乱数ビット列増幅部は、所定のタイミングで各乱数テーブル同士の入れ替

9/1

えを行う乱数テーブル入れ替え手段を有することを特徴とする。

この発明によると、乱数ビット列増幅部は、所定のタイミングで各乱数テーブル同士の入れ替えを行うので、参照元となる乱数テーブルを変更することができる。したがって、固定さ

れたものよりも暗号強度を増大させることができる。

請求項 1 2 に記載の発明は、請求項 1 1 に記載の疑似乱数発生器において、乱数テーブル入れ替え手段が、各乱数テーブルを参照するために必要な選択用乱数ビット列を選択用乱数ビット列出力手段が出力するごとに、各乱数テーブル同士  
5 の入れ替えを行うことを特徴とする。

この発明は、上述の請求項に記載した所定のタイミングの一具体例を示したものである。これによると、各乱数テーブルを参照するために必要な選択用乱数ビット列を選択用乱数ビット列出力手段が出力するごとに各乱数テーブル同士の入れ替えを行う。したがって、短いサイクルで参照元となる乱数テーブルを変更す  
10 ることができ、暗号強度を更に増大させることができる。

請求項 1 3 に記載の発明は、請求項 1 1 または 1 2 に記載の疑似乱数発生器において、乱数テーブル入れ替え手段は、各乱数テーブルの個数と等しい個数の乱数テーブル入れ替え用乱数を発生させ、乱数テーブル入れ替え用乱数を乱数テーブルのテーブル番号として各乱数テーブルに付与し、テーブル番号をもとに予め  
15 設定された規則に従って乱数テーブルの順番を入れ替えることを特徴とする。

この発明は、上述の乱数テーブル入れ替え手段についての具体的な一例を示したものである。これによると、乱数テーブル入れ替え用乱数を発生させ、乱数テーブルのテーブル番号として各乱数テーブルに付与し、その付与したテーブル番号をもとに乱数テーブルの順番を入れ替える。したがって、乱数テーブルの順番  
20 を簡単かつ迅速に入れ替えることができ、非線形変換手段よりも上流側のスループットを向上させ、非線形変換手段のスループットに近づけることができ、疑似乱数発生器全体のスループットを高速化することができる。

請求項 1 4 に記載の発明は、秘密鍵に基づいて所定のビット数を有する選択用乱数ビット列を出力する乱数ビット列出力部と、乱数ビット列出力部から出力された選択用乱数ビット列に基づいて選択用乱数ビット列のビット数よりも大きな  
25 ビット数を有する増幅乱数ビット列を出力する乱数ビット列増幅部と、乱数ビット列増幅部から出力された増幅乱数ビット列を非線形変換して疑似乱数を出力する非線形変換部として機能させるための疑似乱数発生プログラムであって、乱数ビット列出力部は、 $n$  個のシフトレジスタを有し、1 周期分のビット数が  $(2^$

- n) - 1個となるビット列を出力可能な線形フィードバックシフトレジスタと、秘密鍵に基づき線形フィードバックシフトレジスタの初期値を設定する初期値設定手段と、所定の演算処理により初期値から線形フィードバックシフトレジスタの1周期分のビット数と互いに素である導出値を求める導出値算出手段と、線形
- 5 フィードバックシフトレジスタの1周期分のビット数を2倍以上した値と導出値とを乗算して、線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出するビット数算出手段と、ビット数算出手段により算出したビット数分のビット列を線形フィードバックシフトレジスタから初期値をもとに出力させるビット列出力手段と、ビット列出力手段から出力したビット列から導出値
- 10 の間隔ごとにビット列を取り出して新ビット列を生成する新ビット列生成手段と、新ビット列を出力可能な構成に線形フィードバックシフトレジスタの構成を再構成する線形フィードバックシフトレジスタ再構成手段と、線形フィードバックシフトレジスタ再構成手段によって再構成された再構成後の線形フィードバックシフトレジスタを用いて選択用乱数ビット列を出力する選択用乱数ビット列出
- 15 力手段とを有し、乱数ビット列増幅部は、選択用乱数ビット列よりも大きなビット数を有する増幅乱数ビット列を予め複数格納した乱数テーブルと、選択用乱数ビット列出力手段から出力された選択用乱数ビット列を用いて乱数テーブルを参照することにより、乱数テーブル内の複数の増幅乱数ビット列の中から該当する増幅乱数ビット列を選択可能な増幅乱数ビット列選択手段とを有し、非線形変換
- 20 部は、増幅乱数ビット列選択手段により選択された増幅乱数ビット列を非線形関数によって非線形変換し疑似乱数として出力する非線形変換手段を有することを特徴とする。

この発明は、出力系列がM系列のビット列をs個ごとにサンプルしたビット列は、そのM系列の1周期分のビット数( $(2^n) - 1$ )と導出値sが互いに素であるときには、他の構成を有する線形フィードバックシフトレジスタのM系

25 列を構成し、また、少なくとも2周期分以上のビット数を有するビット列から線形フィードバックシフトレジスタを求めることができることを利用するものである。

この発明によると、疑似乱数発生器は、秘密鍵に基づいて所定のビット数を有

する選択用乱数ビット列を出力する乱数ビット列出力部と、その選択用乱数ビット列に基づいて選択用乱数ビット列のビット数よりも大きなビット数を有する増幅乱数ビット列を出力する乱数ビット列増幅部と、その増幅乱数ビット列を非線形変換して疑似乱数を出力する非線形変換部を有している。

5 乱数ビット列出力部は、 $n$  個のシフトレジスタを有し、1 周期分のビット数が  $(2^n) - 1$  個となるビット列を出力可能な線形フィードバックシフトレジスタを有しており、その線形フィードバックシフトレジスタの初期値を秘密鍵に基づいて設定し、所定の演算処理により初期値から線形フィードバックシフトレジスタの1 周期分のビット数と互いに素である導出値を求める。

10 そして、導出値と線形フィードバックシフトレジスタの1 周期分のビット数を2 倍以上した値とを乗算して、線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出し、その算出したビット数分のビット列を線形フィードバックシフトレジスタから初期値をもとに出力させ、その出力したビット列から導出値の間隔ごとにビット列を取り出して新ビット列を生成する。

15 それから、その新ビット列を出力可能な構成に線形フィードバックシフトレジスタの構成を再構成し、再構成した後の線形フィードバックシフトレジスタから初期値をもとに選択用乱数ビット列を出力させる。

乱数ビット列増幅部は、選択用乱数ビット列よりも大きなビット数を有する増幅乱数ビット列を予め複数格納した乱数テーブルを有しており、乱数ビット列出力部から出力された選択用乱数ビット列を用いて乱数テーブルを参照することにより、乱数テーブル内の複数の増幅乱数ビット列の中から該当する増幅乱数ビット列を選択する。

非線形変換部は、乱数ビット列増幅部の増幅乱数ビット列選択手段により選択された増幅乱数ビット列を非線形変換して疑似乱数として出力する。

25 これによれば、M 系列の選択用乱数ビット列を出力する線形フィードバックシフトレジスタの構成を初期値に基づいて動的に変更することができ、変更後の線形フィードバックシフトレジスタから新たなM 系列の選択用乱数ビット列を出力させることができる。したがって、解読者は、疑似乱数発生器から出力される疑似乱数に基づいて再構成前の線形フィードバックシフトレジスタの構成を得るこ

とができず、初期値や秘密鍵も解読することができない。この結果、高い暗号強度を得ることができ、情報の秘匿性を保つことができる。

また、乱数ビット列出力部から出力された選択用乱数ビット列を用いて乱数テーブルを参照し、乱数テーブル内の複数の増幅乱数ビット列の中から該当する増幅乱数ビット列を選択することによって、小さなビット列を有する選択用乱数ビット列に基づいて、より大きなビット数を有する増幅乱数ビット列を得ることができる。

したがって、非線形変換手段に入力される乱数ビット列をより大きなビット数を有するものにすることができる。これにより、従来、ボトルネックとなっていた非線形変換手段よりも上流側の乱数ビット列を出力する部分のスループットを向上させ、非線形変換手段のスループットに近づけることができ、疑似乱数発生器全体のスループットを高速化することができる。

請求項 15 に記載の発明は、請求項 14 に記載の疑似乱数発生プログラムにおいて、乱数ビット列増幅部は、秘密鍵が与えられることにより秘密鍵に基づいて増幅乱数ビット列を発生させ、乱数テーブルに格納して、乱数テーブルの初期設定を行う乱数テーブル初期設定手段としてコンピュータを機能させることを特徴とする。

この発明によると、秘密鍵が与えられることにより秘密鍵に基づいて増幅乱数ビット列を発生させ、乱数テーブルに格納して、乱数テーブルの初期設定を行うので、秘密鍵を変更するごとに乱数テーブル内の初期値を変更することができる。したがって、暗号強度を増大させることができる。

請求項 16 に記載の発明は、請求項 14 または 15 に記載の疑似乱数発生プログラムにおいて、乱数ビット列出力部は、選択用乱数ビット列出力手段が複数設けられ、乱数ビット列増幅部は、乱数テーブルが各選択用乱数ビット列出力手段にそれぞれ対応するように設けられ、増幅乱数ビット列選択手段が各選択用乱数ビット列出力手段から各々出力された各選択用乱数ビット列を用いて各選択用乱数ビット列出力手段ごとに対応する乱数テーブルをそれぞれ参照し、各乱数テーブル内からそれぞれ該当する増幅乱数ビット列を選択し、非線形変換部は、非線形変換手段が各増幅乱数ビット列選択手段によって各乱数



テーブルから選択された各増幅乱数ビット列を用いて非線形関数により非線形変換し疑似乱数として出力することを特徴とする。

この発明によると、乱数ビット列出力部の各選択用乱数ビット列出力手段からそれぞれ選択用乱数ビット列が出力され、乱数ビット列増幅部では、各選択用乱数ビット列を用いて各乱数テーブルがそれぞれ参照され、その参照により各乱数テーブルから選択された各増幅乱数ビット列を用いて非線形変換部の非線形変換手段が非線形関数により非線形変換することによって疑似乱数を発生させる。

したがって、従来はボトルネックとなっていた非線形変換手段よりも上流側の乱数ビット列を出力する部分のスループットを向上させ、非線形変換手段のスループットに近づけることができ、疑似乱数発生器全体のスループットを高速化することができる。

請求項 17 に記載の発明は、請求項 16 に記載の疑似乱数発生プログラムにおいて、乱数ビット列増幅部は、各選択用乱数ビット列出力手段ごとにそれぞれ複数の乱数テーブルを設け、増幅乱数ビット列選択手段により各乱数テーブル内から選択された各増幅乱数ビット列を乱数ビット列出力部の選択用乱数ビット列出力手段ごとに排他的論理和演算して非線形変換部の非線形変換手段に出力する排他的論理和演算処理手段としてコンピュータを機能させることを特徴とする。

この発明によると、各乱数テーブルから選択された各増幅乱数ビット列が選択用乱数ビット列出力手段ごとに排他的論理和演算してから非線形変換手段に出力されるので、増幅乱数ビット列発生手段によって発生させた乱数ビット列をそのまま用いたものよりも、暗号強度を増大させることができる。

請求項 18 に記載の発明は、請求項 16 または 17 に記載の疑似乱数発生プログラムにおいて、乱数ビット列増幅部は、所定のタイミングで前記各乱数テーブル同士の入れ替えを行う乱数テーブル入れ替え手段としてコンピュータを機能させることを特徴とする。

この発明によると、乱数ビット列増幅部は、所定のタイミングで各乱数テーブル同士の入れ替えを行うので、参照元となる乱数テーブルを変更することができる。したがって、乱数テーブルが固定されているものよりも暗号強度を増大させることができる。

12/1

請求項 1 9 に記載の発明は、請求項 1 8 に記載の疑似乱数発生プログラムにおいて、乱数テーブル入れ替え手段は、各乱数テーブルを参照するために必要な選択用乱数ビット列を乱数ビット列出力部の選択用乱数ビット列出力手段が出力するごとに、各乱数テーブル同士の入れ替えを行うことを特徴とする。

この発明は、上述の請求項に記載した所定のタイミングの一具体例を示したものである。これによると、乱数ビット列出力部は、各乱数テーブルを参照するために必要な選択用乱数ビット列を選択用乱数ビット列出力手段が出力するごとに各乱数テーブル同士の入れ替えを行う。したがって、短いサイクルで参照元となる乱数テーブルを変更することができ、暗号強度を更に増大させることができる。

請求項 20 に記載の発明は、請求項 18 または 19 に記載の疑似乱数発生プログラムにおいて、乱数テーブル入れ替え手段は、各乱数テーブルの個数と等しい個数の乱数テーブル入れ替え用乱数を発生させ、乱数テーブル入れ替え用乱数を乱数テーブルのテーブル番号として各乱数テーブルに付与し、テーブル番号をもとに予め設定された規則に従って乱数テーブルの順番を入れ替えることを特徴とする。

この発明は、上述の乱数テーブル入れ替え手段についての具体的な一例を示したものである。これによると、乱数テーブル入れ替え用乱数を発生させ、乱数テーブルのテーブル番号として各乱数テーブルに付与し、その付与したテーブル番号をもとに乱数テーブルの順番を入れ替える。したがって、乱数テーブルの順番を簡単かつ迅速に入れ替えることができ、非線形変換手段よりも上流側のスループットを向上させ、非線形変換手段のスループットに近づけることができ、疑似乱数発生器全体のスループットを高速化することができる。

#### 〔発明の実施の形態〕

#### 20 (第 1 の実施の形態)

次に、本発明の第 1 の実施の形態について図に基づいて説明する。

第 1 図は、本実施の形態における疑似乱数発生器 1 を説明する図である。本実施の形態では、非線形コンパイナ型の疑似乱数発生器 1 を例に説明する。

疑似乱数発生器 1 は、利用者から与えられる秘密鍵に基づいて初期値を設定する初期値設定部（図示せず）と、初期値設定部から受け取った初期値をもとに疑似乱数を生成する複数の疑似乱数生成部 10 と、これら複数の疑似乱数生成部 10 の出力側に各々接続され、各疑似乱数生成部 10 から出力される疑似乱数を非線形変換する非線形変換部 20 を有している。

初期値設定部は、利用者から与えられる秘密鍵をビット列に変換し、疑似乱数

換される（ステップS 8）。これにより、疑似乱数に非線形性を与えることができ、暗号強度を更に向上させることができる。

上記構成を有する疑似乱数発生器 1 によれば、線形フィードバックシフトレジスタ 1 1 の構成を初期値に基づいて容易かつ動的に変更することができ、変更後も M 系列を出力させることができる。したがって、解読者は、再構成前の線形フィードバックシフトレジスタの構成を取得することができない。これにより、従来、線形フィードバックシフトレジスタの構成が既知であることを前提に成り立っていた既存の暗号解読法は、成立しなくなる。したがって、高い暗号強度を得ることができ、情報の秘匿性を保つことができる。

- 10 尚、上述の実施の形態では、非線形コンバイナ型の疑似乱数発生器 1 を例に説明したが、非線形コンバイナ型に限定されるものではなく、線形フィードバックシフトレジスタを用いる疑似乱数発生器であればよく、例えばブロック型暗号方式に用いられる疑似乱数発生器に用いてもよい。

- 15 また、上記のステップ S 6 で、新ビット列に基づいて線形フィードバックシフトレジスタ 1 1 の構成を再構成する代わりに、新ビット列を出力可能な構成を有する第 2 の線形フィードバックシフトレジスタを生成し、ステップ S 7 で、その第 2 の線形フィードバックシフトレジスタによって初期値をもとに疑似乱数を発生させてもよい。これによれば、線形フィードバックシフトレジスタを 2 つに分けることができ、より秘匿性の向上を図ることができる。また、第 1 の実施の形態における疑似乱数発生器 1 は、ソフトウェアやハードウェアのいずれによって  
20 構成してもよい。

#### （第 2 の実施の形態）

次に、本発明の第 2 の実施の形態について図に基づいて説明する。

- 25 第 4 図は、第 2 の実施の形態における疑似乱数発生器 2 の原理を示す説明図である。本実施の形態における疑似乱数発生器 2 は、疑似乱数発生プログラムをコンピュータハードウェア上で実行することによって実現される非線形コンバイナ型の疑似乱数発生器 2 である。尚、本実施の形態では、暗号化装置（従来技術を参照）に組み込まれた場合のものを例に説明し、復号化装置のものについては同様であるのでその詳細な説明を省略する。

疑似乱数発生器 2 は、第 4 図に示すように、乱数ビット列出力部 50 と、乱数ビット列増幅部 60 と、非線形変換部 70 を有している。乱数ビット列出力部 50 は、 $\alpha$  個の選択用乱数ビット列出力手段 51 を備えている。選択用乱数ビット列出力手段 51<sub>1</sub> ~ 51 <sub>$\alpha$</sub>  は、利用者から与えられる  $L_k$  ビットの秘密鍵  $K$  をもと

5 に  $N_i$  ビットを有する選択用乱数ビット列を連続して出力するものであり、例えば線形フィードバックシフトレジスタによって構成される。

乱数ビット列増幅部 60 は、 $N_i$  ビットの選択用乱数ビット列を与えることにより  $N_i$  ビットよりも大きなビット数である  $N_o$  ビットの増幅乱数ビット列を出力するように構成されており、乱数テーブル部 61 と排他的論理和演算処理手段

10 63 を備えている。

乱数テーブル部 61 は、 $(2^{N_i})$  個の乱数ビット列を格納した  $\alpha \times \beta$  (以下、単に「 $\alpha \beta$ 」と記す) 個の乱数テーブル 62 によって構成されている。そして、第 4 図に示すように、各選択用乱数ビット列出力手段 51 ごとに  $\beta$  (複数) 個の乱数テーブル 62 が対応するように設けられている。第 5 図は、一の乱数テーブルの構成を説明する概略図である。各乱数テーブル 62 は、第 5 図に示すように、 $(2^{N_i})$  個でかつ  $0 \sim (2^{N_i}) - 1$  のインデックス番号が付与されたインデックス部  $R_i$  と、各インデックス番号に一対一で対応して設けられ上述の増幅乱数ビット列を格納可能なビット列格納部  $R_o$  を有している。

15

そして、乱数ビット列出力部 50 の選択用乱数ビット列出力手段 51 から出力された選択用乱数ビット列を引数として、該当するインデックス部  $R_i$  のインデックス番号を選択し、そのインデックス番号に対応する乱数ビット列格納部  $R_o$  から  $N_o$  ビットの増幅乱数ビット列を選択できるように構成されている。

20

排他的論理和演算処理手段 63 は、乱数テーブル 62<sub>1</sub> ~ 62 <sub>$\alpha \beta$</sub>  の参照によって抽出された  $\alpha \beta$  個の増幅乱数ビット列を各選択用乱数ビット列出力手段 51 ごとに排他的論理和演算処理し、 $\alpha$  個の増幅乱数ビット列とし、非線形変換部 70 に出力するように構成されている。これにより、乱数テーブル 62<sub>1</sub> ~ 62 <sub>$\alpha \beta$</sub>  から読み出した増幅乱数ビット列をそのまま非線形変換部 70 に出力するのではなく、暗号強度が増幅乱数ビット列そのものに依存することを防止し、暗号強度を更に向上させている。

25

第6図は、乱数ビット列増幅部60内に構成される各構成要素を説明する原理図である。上述の乱数ビット列増幅部60は、第6図に示すように、その内部機構として増幅乱数ビット列選択手段64を備えている。増幅乱数ビット列選択手段64は、各選択用乱数ビット列出力手段51<sub>1</sub>～51<sub>α</sub>から出力された選択用乱数ビット列を引数として各乱数テーブル62<sub>1</sub>～62<sub>αβ</sub>をそれぞれ参照し、引数と等しい値を有するインデックス番号に対応するビット列格納部R<sub>0</sub>から増幅乱数ビット列をそれぞれ選択するように構成されている。

また、乱数ビット列増幅部60は、乱数テーブル部61の初期設定を行う乱数テーブル初期設定手段65と、その乱数テーブル初期設定手段65により乱数テーブル部61内に設定される増幅乱数ビット列を発生させる増幅乱数ビット列発生手段66を備えている。

乱数テーブル初期設定手段65は、増幅乱数ビット列発生手段66によって発生させた乱数ビット列をN<sub>0</sub>ビットごとに分割して各乱数テーブル62<sub>1</sub>～62<sub>αβ</sub>の全ての乱数ビット列格納部R<sub>0</sub>に格納する処理を行うものであり、本実施の形態では、第1番目の選択用乱数ビット列出力手段51<sub>1</sub>に対応する乱数テーブル62<sub>1</sub>から第α番目の選択用乱数ビット列出力手段51<sub>α</sub>に対応する乱数テーブル62<sub>αβ</sub>まで順番に格納するように構成されている。

増幅乱数ビット列発生手段66は、秘密鍵Kをもとに乱数ビット列を出力するものであり、本実施の形態では、RC4 S y p p e t r i c S t r e a p C i p h e r (RSA Data Security Inc. 製)を用いている。しかし、通常の線形フィードバックシフトレジスタなどの疑似乱数ビット列を高速に出力できるもの（主としてストリーム型暗号）であれば他のものであってもよい。

また、第6図に示すように、乱数ビット列増幅部60は、所定のタイミングで乱数テーブル62<sub>1</sub>～62<sub>αβ</sub>の順番を入れ替える処理を行う乱数テーブル順番入れ替え手段67と、その乱数テーブル順番入れ替え手段67が乱数テーブルの順番入れ替え処理を行うために使用する順番入れ替え用乱数を発生させる入れ替え用乱数発生手段68を備えている。

乱数テーブル順番入れ替え手段67は、入れ替え用乱数発生手段68により発

20/1

生さ

せた入れ替え用乱数を、乱数テーブルのテーブル番号として、その発生させた順番で各乱数テーブル  $62_1 \sim 62_{\alpha\beta}$  に順次付与し、その付与した乱数をもとに乱数テーブルの順番を入れ替える処理を行い、乱数テーブル部 61 内の増幅乱数ビット列の順番をテーブル単位で変更する。

- 5 入れ替え用乱数発生手段 68 は、任意の秘密鍵  $K_0$  をもとに乱数テーブル入れ替え用乱数を発生させる処理を行うものであり、乱数ビット列出力部 50 から  $N_i$  ビットを有する  $\alpha$  個の選択用乱数ビット列を入力するごとに、 $\alpha\beta$  個の入れ替え用乱数を発生するように構成されている。任意の秘密鍵  $K_0$  は、本実施の形態では、上述の増幅乱数ビット列発生手段 66 に秘密鍵  $K$  を与えて出力させた増幅乱数ビット列から  $L_k$  ビット分だけ取り出した値を用いている。しかし、これに拘束されるものではなく、例えば、他の手段によって発生させたり、別途にユーザに入力させてもよい。

- 15 非線形変換部 70 は、 $\alpha$  入力 1 出力の 1 次無相関な非線形関数  $f(x)$  を有しており、乱数ビット列増幅部 60 から出力された  $\alpha$  個の増幅乱数ビット列を非線形変換し、 $N_o$  ビットを有する 1 個の乱数ビット列を疑似乱数  $Z$  として出力するように構成されている。

- 尚、秘密鍵  $K$  は、128 ビット、256 ビット、512 ビット、1024 ビットの中から選択され、また、選択用乱数ビット列出力手段 51 の数  $\alpha$ 、各選択用乱数ビット列出力手段 51 に対応する乱数テーブルの数  $\beta$ 、及び選択用乱数ビット列のビット数  $N_i$  は、互いにかけ算した値が秘密鍵  $K$  のビット数  $L_k$  に等しいという条件の範囲内で選択される。

次に、疑似乱数発生方法について第 7 図に基づき説明する。第 7 図は、本実施の形態における疑似乱数発生方法の原理を説明するフローチャートである。

- 25 まず最初に、乱数ビット列出力部 50 は、ユーザから  $L_k$  ビットを有する任意の秘密鍵  $K$  の入力を受けると（ステップ S11）、その秘密鍵  $K$  を用いて選択用乱数ビット列出力手段 51 の初期値を設定する（ステップ S12）。例えば、選択用乱数ビット列出力手段 51 が線形フィードバックシフトレジスタによって構成されている場合には、その秘密鍵  $K$  に基づいて各シフトレジスタ内に格納される初期値の設定が行われる。



各選択用乱数ビット列出力手段51の初期値を設定すると、次に、乱数テーブル初期設定手段65により乱数テーブル部61の初期設定が行われる（ステップS13）。ここでは、まず、増幅乱数ビット列発生手段66に秘密鍵Kが与えられ、高速で乱数ビット列が発生される。この増幅乱数ビット列発生手段24により発生された乱数ビット列は、乱数テーブル初期設定手段65によって、N<sub>i</sub>ビットごとに分割され、増幅乱数ビット列として各乱数テーブル62<sub>1</sub>～62<sub>αβ</sub>の全ての乱数ビット列格納部R<sub>o</sub>に順次格納される。このように、秘密鍵Kが与えられることによって、乱数テーブル部61の初期設定が予め行われる。

上述のステップS11～ステップS13により選択用乱数ビット列出力手段51と乱数テーブル部61の初期値の設定が行われると、待機状態となる。そして、平文の暗号化装置（上述の「従来の技術」を参照）への入力をトリガとして、乱数ビット列の増幅処理が開始される（ステップS14～S16）。まず最初に、各選択用乱数ビット列出力手段51によって、それぞれN<sub>i</sub>ビットを有する選択用乱数ビット列を乱数テーブルの数であるβ個出力させ、乱数ビット列増幅部60内に記憶させる（ステップS14）。

それから、乱数テーブル順番入れ替え手段67により乱数テーブル62<sub>1</sub>～62<sub>αβ</sub>の順番入れ替え処理を行う（ステップS15）。ここでは、まず、入れ替え用乱数発生手段68によりαβ個の入れ替え用乱数を発生させ、乱数テーブルの順番入れ替え用のテーブル番号として、各乱数テーブル62<sub>1</sub>～62<sub>αβ</sub>に付与する。これらのテーブル番号は、その発生の順番で乱数テーブル62<sub>1</sub>から順次付与される。

したがって、各乱数テーブル62<sub>1</sub>～62<sub>αβ</sub>には、1～αβまでのテーブル番号が順不同に付与される。そして、その付与したテーブル番号をもとに乱数テーブル部61内の増幅乱数ビット列の順番を各乱数テーブル単位で入れ替える処理が行われる。これにより、乱数テーブル部61の乱数ビット列格納部R<sub>o</sub>に格納されている増幅乱数ビット列は、昇順や降順などの予め設定した規則に従って、各乱数テーブル単位で入れ替えられる。

乱数テーブル62<sub>1</sub>～62<sub>αβ</sub>の順番を入れ替える処理が終了すると、増幅乱数ビット列選択手段64により、各乱数テーブル62<sub>1</sub>～62<sub>αβ</sub>内から該当する増

22/1

幅

乱数ビット列を選択する増幅乱数ビット列選択処理が行われる（ステップS 16）。増幅乱数ビット列選択手段64は、ステップS 14で乱数ビット列増幅部60に記憶した各選択用乱数ビット列を用いて、対応する乱数テーブル62<sub>1</sub>～62 <sub>$\alpha\beta$</sub> をそれぞれ参照し、各乱数テーブル62<sub>1</sub>～62 <sub>$\alpha\beta$</sub> 内からそれぞれ該当する増幅乱数ビット列を選択する。

増幅乱数ビット列の選択処理が終了すると、次に、排他的論理和演算処理手段63により排他的論理和演算処理が行われる（ステップS 17）。排他的論理和演算処理手段63は、各乱数テーブル62<sub>1</sub>～62 <sub>$\alpha\beta$</sub> から読み出した $\alpha\beta$ 個の増幅乱数ビット列を、各選択用乱数ビット列出力手段51単位で排他的論理和演算処理する。これにより、N $\alpha$ ビットを有する $\alpha$ 個の新たな増幅乱数ビット列が生成される。

そして、これらの新たに生成された増幅乱数ビット列は、非線形変換部70に出力され、非線形変換が行われる（ステップS 18）。非線形変換部70は、予め設定された非線形関数に基づいてN $\alpha$ ビットの $\alpha\beta$ 個の増幅乱数ビット列を非線形変換し、N $\alpha$ ビットを有する1個の乱数ビット列を疑似乱数として出力する。

非線形変換部70から疑似乱数を出力すると、再びステップS 14まで戻り、ステップS 14からステップS 18までの処理を繰り返し行う。そして、平文から暗号文に変換するために必要な分の疑似乱数を発生させる。

上述の疑似乱数発生器2によると、乱数ビット列出力部50の選択用乱数ビット列出力手段51によって出力したN $i$ ビットの選択用乱数ビット列に基づき乱数ビット列増幅部60の乱数テーブル部61を参照することで、N $i$ ビットよりも大きなビット数を有するN $\alpha$ ビットの増幅乱数ビット列を非線形変換部70に供給することができる。したがって、従来はボトルネックとなっていた非線形変換部70よりも上流側のスループットを向上させることができ、非線形変換部70のスループットに近づけることができる。したがって、疑似乱数発生器2全体のスループットを高速化することができる。

また、選択用乱数ビット列出力手段51からの選択用乱数ビット列の入力に応じて、乱数テーブル順番入れ替え処理を行うので、疑似乱数の暗号強度を増大させることができる。特に、本実施の形態では、乱数テーブル62<sub>1</sub>～62 <sub>$\alpha\beta$</sub> の組

23/1

合せパターンを  $(\alpha \beta)$  の階乗個 (以下、階乗を「!」で表す) にすることができ

る。したがって、乱数テーブル部 61 の内容を既知と仮定したときに成立する攻撃では、 $(2^{(\alpha \beta \times N_i)}) \times (\alpha \beta) !$  の計算量が必要となり、この計算量は、 $L_k$  ビットの秘密鍵を全数探索する場合の計算量よりも多くなることから、十分な暗号強度を備えていることがわかる。

- 5 また、上述の疑似乱数発生器 2 は、一の選択用乱数ビット列出力手段 51 から出力した乱数ビット列を用いて複数 ( $\beta$  個) の乱数テーブルを参照し、各乱数テーブルから選択した乱数ビット列に排他的論理和演算を施す処理を行っている。したがって、乱数テーブル部 61 から読み出した増幅乱数ビット列をそのまま非線形変換部 70 に出力した場合のように暗号強度が増幅乱数ビット列発生手段 6
- 10 6 そのものに依存するのを防ぎ、暗号強度を更に向上させている。

次に、本実施の形態における具体的な一実施例について説明する。第 8 図は、本実施例の疑似乱数発生器 2 を概略的に示す概念図、第 9 図は、乱数テーブル部 61 を概略的に示す概念図である。尚、本実施例では、各設定値 (パラメータ) を以下のように設定した場合を例に説明する。

- 15 選択用乱数ビット列出力手段の数: 8 個 ( $\alpha = 8$ )  
各選択用乱数ビット列出力手段に対応した乱数テーブルの数: 2 個 ( $\beta = 2$ )  
乱数テーブルのインデックス部の長さ:  $2^8$  個 ( $N_i = 8$ )  
乱数テーブルの乱数ビット列部の長さ:  $2^{16}$  個 ( $N_o = 16$ )  
秘密鍵の長さ: 128 ビット ( $L_k = 128$ )

- 20 非線形変換部 70 の非線形関数  $f(x)$  :

$$\begin{aligned} f(x) = & x_1 + x_5 \\ & + x_1x_2 + x_1x_3 + x_2x_3 + x_2x_5 + x_2x_6 + x_3x_6 \\ & + x_1x_7 + x_2x_7 + x_4x_8 + x_5x_8 \\ & + x_1x_2x_3 + x_1x_2x_4 + x_1x_3x_4 + x_2x_3x_4 + x_1x_2x_5 \\ 25 & + x_2x_4x_5 + x_3x_4x_5 + x_1x_2x_6 + x_2x_3x_6 + x_1x_4x_6 \\ & + x_4x_5x_6 + x_1x_2x_7 + x_2x_3x_7 + x_1x_4x_7 + x_1x_5x_7 \\ & + x_2x_5x_7 + x_4x_5x_7 + x_1x_6x_7 + x_4x_6x_7 + x_5x_6x_7 \\ & + x_1x_2x_8 + x_1x_3x_8 + x_2x_3x_8 + x_3x_4x_8 + x_1x_5x_8 \\ & + x_3x_5x_8 + x_4x_5x_8 + x_3x_6x_8 + x_4x_6x_8 + x_5x_6x_8 \end{aligned}$$

$$\begin{aligned} & + x1x7x8 + x2x7x8 \\ & + x1x2x4x5 + x1x3x4x5 + x2x3x4x5 + x1x2x4x6 \\ & + x1x3x4x6 + x2x3x4x6 + x1x4x5x6 + x2x4x5x6 \\ & + x3x4x5x6 + x1x2x3x7 + x1x2x4x7 + x2x3x4x7 \\ 5 \quad & + x1x2x5x7 + x1x4x5x7 + x2x4x5x7 + x1x2x6x7 \\ & + x1x3x6x7 + x2x3x6x7 + x1x4x6x7 + x2x4x6x7 \\ & + x3x4x6x7 + x1x5x6x7 + x2x5x6x7 + x3x5x6x7 \\ & + x1x2x4x8 + x1x2x5x8 + x1x3x5x8 + x1x4x5x8 \\ & + x1x2x6x8 + x2x3x6x8 + x1x4x6x8 + x2x5x6x8 \\ 10 \quad & + x3x5x6x8 + x1x3x7x8 + x1x4x7x8 + x2x4x7x8 \\ & + x3x4x7x8 + x2x5x7x8 \\ & + x1x2x3x4x5 + x1x2x3x4x6 + x1x3x4x5x6 \\ & + x2x3x4x5x6 + x1x2x4x5x7 + x2x3x4x5x7 \\ & + x1x2x4x6x7 + x1x3x4x6x7 + x1x4x5x6x7 \\ 15 \quad & + x2x4x5x6x7 + x1x2x3x4x8 + x1x2x3x5x8 \\ & + x1x2x4x5x8 + x1x2x3x6x8 + x1x2x4x6x8 \\ & + x1x3x4x6x8 + x2x3x5x6x8 + x1x4x5x6x8 \\ & + x2x4x5x6x8 + x1x2x3x7x8 + x1x3x4x7x8 \\ & + x1x3x5x7x8 + x2x3x5x7x8 + x3x4x5x7x8 \\ 20 \quad & + x1x3x6x7x8 + x3x4x6x7x8 \\ & + x1x2x3x4x5x8 + x1x2x3x4x6x8 \\ & + x1x3x4x5x6x8 + x2x3x4x5x6x8 \\ & + x1x2x3x4x7x8 + x1x2x3x5x7x8 \\ & + x1x2x4x5x7x8 + x1x3x4x5x7x8 \\ 25 \quad & + x1x3x4x6x7x8 + x2x3x4x6x7x8 \\ & + x1x2x5x6x7x8 + x1x3x5x6x7x8 \end{aligned}$$

本実施例では、各選択用乱数ビット列出力手段 5 1 が、ユーザから与えられる秘密鍵 K に基づいて線形フィードバックシフトレジスタ 5 3 の再構成を行い、その再構成後の線形フィードバックシフトレジスタ 5 3 を用いて選択用乱数ビッ

ト列を出力するように構成されている。

まず最初に、この選択用乱数ビット列出力手段51の構成及びその動作について説明する。選択用乱数ビット列出力手段51は、第8図に示すように、初期値設定手段52、線形フィードバックシフトレジスタ53、線形フィードバックシフトレジスタ再構成手段54を有している。

初期値設定手段52は、ユーザから与えられる秘密鍵Kに基づいて初期値を設定するものであり、秘密鍵Kをビット列に変換し、初期値として線形フィードバックシフトレジスタ53のシフトレジスタ内に割り当てるように構成されている。初期値設定手段52は、本実施例では、RC4 Synchronous Stream Cipher (RSA Data Security Inc. 製)を用いており、増幅乱数ビット列発生手段66と共用している。

線形フィードバックシフトレジスタ53は、上述の「従来の技術」で説明したものと同様に、1ビットの情報を記憶できる $n$ 個のシフトレジスタと、排他的論理和演算回路を有している。そして、本実施の形態では、1周期分のビット数 $m$ が $(2^n) - 1$ 個となるビット列、いわゆるM系列を出力可能な構成に予め設定されている。

第11図は、本実施の形態における線形フィードバックシフトレジスタ53の初期多項式を例示するものである。初期多項式は、M系列を出力するように予め設定されている特性多項式であり、1項目の指数部分がシフトレジスタの個数を示し、2項目以降の指数部分が排他的論理和演算回路に接続された結線位置を示している。例えば、1段目の線形フィードバックシフトレジスタ(LFSR1)53は、129個のシフトレジスタを有し、80番目、8番目、1番目のシフトレジスタがフィードバックタップによって排他的論理和演算回路に接続されていることを示している。尚、本実施の形態では、シフトレジスタの個数 $n$ は、全て素数個に設定されている。

線形フィードバックシフトレジスタ再構成手段54は、線形フィードバックシフトレジスタ53の構成を秘密鍵Kによって動的に変更して再構成するものである。具体的には、出力系列がM系列のビット列を $s$ 個ごとにサンプルした新ビット列は、M系列の1周期分のビット数 $m (= (2^n) - 1)$ と導出値 $s$ とが互

26/1

いに素であるとき、すなわち、1 以外の共通の約数を持たないときは、他の構成



を有する線形フィードバックシフトレジスタのM系列になり、また、バーレイキャンブマッセイアルゴリズムによって、少なくとも2周期分以上のビット数を有するビット列から、そのビット列を出力可能な等価で最小の線形フィードバックシフトレジスタの特性多項式を求めることができることを利用して、線形フィードバックシフトレジスタ53の再構成を行う。

5 ドバックシフトレジスタ53の再構成を行う。

線形フィードバックシフトレジスタ再構成手段54は、初期値設定手段52によって与えられた初期値から導出値sを算出し、導出値sと線形フィードバックシフトレジスタ53の1周期分のビット数 $m (= (2^n) - 1)$ を2倍した値 $2m$ とを乗算し、線形フィードバックシフトレジスタ53から出力させるビット

10 列のビット数 $2ms$ を算出する。

そして、初期値をもとに線形フィードバックシフトレジスタ53から $2ms$ 個のビット列を出力させ、その $2ms$ 個のビット列から導出値sの間隔ごとにビット列を取り出して新ビット列を生成し、その新ビット列を用いてバーレイキャンブマッセイアルゴリズムにより線形フィードバックシフトレジスタ53の構成を

15 変更する。

尚、線形フィードバックシフトレジスタ53から出力させるビット列のビット数は、新ビット列のビット数が $2m$ 個以上であれば、等価な最小の線形フィードバックシフトレジスタを求めることができるので、 $2ms$ 個以上であればよい。

バーレイキャンブマッセイアルゴリズムとは、線形フィードバックシフトレジスタ53のシフトレジスタの個数 $n$ （線形複雑度）の2倍以上のビット数を有するビット列を入手することで、そのビット列を出力可能な等価な最小の線形フィードバックシフトレジスタを得ることができるというアルゴリズムである。バーレイキャンブマッセイアルゴリズムについては、例えば、文献1「暗号理論入門（第2版）」、共立出版社、岡本栄司著、2002年4月10日発行、に詳細に

25 説明されている。

第12図は、線形フィードバックシフトレジスタ53の再構成処理を説明するフローチャートである。

まず最初に、初期値設定手段52によって初期値が設定される（ステップS41）。初期値は、利用者から与えられる $Lk$ ビットの秘密鍵Kに基づいて設定さ

27/1

れる。初期値設定手段 5 2 において秘密鍵 K から初期値が

ードバックシフトレジスタ 5 3 を求めることができるので、 $2^m$  個のビット数を有する新ビット列から新たな線形フィードバックシフトレジスタ 5 3 の特性多項式を導出して、再構成を行う。

- 5 再構成後の線形フィードバックシフトレジスタ 5 3 は、再構成前と同一の次数及び異なる結線の特性多項式を有し、同一の初期値を与えた場合に、再構成前と異なる M 系列を出力可能な構成を有する。

- 10 線形フィードバックシフトレジスタ再構成手段 1 4 による線形フィードバックシフトレジスタ 5 3 の再構成が終了すると、再構成された線形フィードバックシフトレジスタ 5 3 から初期値をもとに選択用乱数ビット列を発生させる処理が行われる（ステップ S 4 7）。これにより、乱数ビット列出力部 5 0 からは再構成前とは異なる M 系列の選択用乱数ビット列が出力される。

- 15 尚、上記のステップ S 4 6 で、新ビット列に基づいて線形フィードバックシフトレジスタ 5 3 の構成を再構成する代わりに、新ビット列を出力可能な構成を有する第 2 の線形フィードバックシフトレジスタを生成し、ステップ S 4 7 で、その第 2 の線形フィードバックシフトレジスタによって初期値をもとに乱数ビット列を発生させてもよい。これによれば、線形フィードバックシフトレジスタ 5 3 を 2 つに分けることができ、より秘匿性の向上を図ることができる。

- 20 上記の選択用乱数ビット列出力手段 5 1 は、線形フィードバックシフトレジスタ 5 3 の構成を初期値に基づいて容易かつ動的に変更することができ、変更後も M 系列を出力させることができる。したがって、攻撃者は、再構成前の線形フィードバックシフトレジスタ 5 3 の構成を取得することができない。これにより、従来、線形フィードバックシフトレジスタ 5 3 の構成が既知であることを前提に成り立っていた既存の暗号解読法は、成立しなくなる。したがって、高い暗号強度を得ることができ、情報の秘匿性を保つことができる。

- 25 次に、上記の選択用乱数ビット列出力手段 5 1 を備えた疑似乱数発生器 2 による疑似乱数発生方法について説明する。第 1 0 図は、本実施例における疑似乱数発生方法を説明するフローチャートである。

まず最初に、乱数ビット列出力部 5 0 は、ユーザから 1 2 8 ビット ( $L_k = 128$ ) を有する任意の秘密鍵  $K$  の入力を受け取ると、その秘密鍵  $K$  に基づいて再

構成前の線形フィードバックシフトレジスタ 5 3 の初期値を設定する（ステップ S 2 1）。

そして、その初期値に基づいて線形フィードバックシフトレジスタ 5 3 を再構成し（ステップ S 2 2）、再構成後の線形フィードバックシフトレジスタ 5 3 に  
5 初期値を設定する（ステップ S 2 3）。この初期値の設定を、全ての乱数ビット  
列出力手段  $11_1 \sim 11_8$  について行う。

次に、乱数ビット列増幅部 6 0 は、乱数テーブル部 6 1 の初期設定を行う（ステップ S 2 4）。ここでは、まず、増幅乱数ビット列発生手段 6 6 に秘密鍵 K を  
10 与え、高速で乱数ビット列を発生させる処理が行われるが、本実施例では、上述  
のように、増幅乱数ビット列発生手段 6 6 と選択用乱数ビット列出力手段  $51_1 \sim$   
 $51_8$  の初期値設定手段 5 2 とを共用しているので、別途出力することはせずに、線形  
フィードバックシフトレジスタ 5 3 の初期値として出力した乱数ビット列をその  
まま用いる。

乱数テーブル初期設定手段 6 5 は、その乱数ビット列を 1 6 ビット ( $N_o = 1$   
15 6) ごとに分割し、増幅乱数ビット列として各乱数テーブル  $62_1 \sim 62_{16}$  の全  
ての乱数ビット列格納部  $R_o$  に順次格納する。

以上の初期値設定段階が終了すると（ステップ S 2 1 ～ S 2 4）、待機状態と  
なる。そして、平文の暗号化装置（従来技術を参照）への入力をトリガとして、  
疑似乱数を発生させる処理（ステップ S 2 5 ～ S 2 7）に移行する。

20 ここでは、各選択用乱数ビット列出力手段  $51_1 \sim 51_8$  ごとにそれぞれ選択用  
乱数ビット列を出力させ、乱数ビット列増幅部 6 0 のバッファ内にそれぞれ記憶  
させる処理が行われる。具体的には、各選択用乱数ビット列出力手段  $51_1 \sim 51_8$   
から 8 ビットの選択用乱数ビット列がそれぞれ出力され（ステップ S 2 7）、そ  
の数が各選択用乱数ビット列出力手段 1 に対して 2 個分 ( $\beta = 2$ ) であり（ステ  
25 ップ S 2 6 で Yes）、各選択用乱数ビット列出力手段  $51_1 \sim 51_8$  にそれぞれ  
対応する分である場合（ステップ S 2 5 で Yes）には、必要数の選択乱数ビッ  
ト列が得られたとして次の乱数ビット列増幅段階に移行する。したがって、ここ  
までの処理により、バッファ内には 8 ビットを有する 1 6 個の選択用乱数ビット  
列が記憶される。

次に、秘密鍵K0に基づき入れ替え用乱数発生手段68により16個の入れ替え用乱数を発生させ（ステップS28）、乱数テーブルの順番入れ替え処理が行われる（ステップS29）。ここでは、16個の乱数が順番入れ替え用のテーブル番号として、乱数テーブル62<sub>1</sub>～62<sub>16</sub>に付与される。したがって、1番～16番までのテーブル番号が順不同で乱数テーブル62<sub>1</sub>～62<sub>16</sub>に付与される。そして、その付与されたテーブル番号をもとに各乱数テーブル62<sub>1</sub>～62<sub>16</sub>の順番の入れ替えを行う。ここでは、選択用乱数ビット列出力手段51<sub>1</sub>～51<sub>n</sub>に対してテーブル番号が1番～16番に順番に並ぶように降順に入れ替える処理が行われる。これにより、乱数テーブル部61内の増幅乱数ビット列は、その順番が乱数テーブル単位でランダムに入れ替えられる。

そして次に、各乱数テーブル62<sub>1</sub>～62<sub>16</sub>内から該当する増幅乱数ビット列を選択する処理が行われる（ステップS30～S32）。例えば、選択用乱数ビット列11<sub>1</sub>から出力されバッファに記憶された1番目の選択用乱数ビット列を引数として乱数テーブル62<sub>1</sub>が参照される（ステップS32）。そして、その引数と等しい値を有するインデックス番号を選択し、そのインデックス番号に対応する乱数ビット列格納部R0に格納された増幅乱数ビット列を選択する。

例えば、選択用乱数ビット列出力手段51<sub>1</sub>から出力され乱数テーブル62<sub>1</sub>に対応するものとしてバッファに記憶された選択用乱数ビット列が「00000011」である場合、これを8桁の2進数とみなし、10進数に変換して引数「3」を得る。この引数「3」を用いて乱数テーブル62<sub>1</sub>を参照し、インデックス部R0のインデックス番号が「3」の乱数ビット列格納部R0に格納されている増幅乱数ビット列「010110101101110110」を選択する。

そして、乱数テーブル62<sub>1</sub>と乱数テーブル62<sub>2</sub>からそれぞれ増幅乱数ビット列を選択すると（ステップS31でYes）、これら2つの増幅乱数ビット列の排他的論理和演算処理を行い（ステップS33）、16ビットを有する1個の新たな増幅乱数ビット列を生成する。

そして、同様の処理を各乱数テーブル62<sub>3</sub>～62<sub>16</sub>について行い（ステップS30でYes）、合計で8個の新たな増幅乱数ビット列を生成すると、非線形変換部70に出力して、非線形変換段階に移行する。

非線形変換部 70 では、乱数ビット列増幅部 60 よりこれらの N o ビットを有する 8 個の増幅乱数ビット列を入力すると、非線形関数  $f(x)$  により非線形変換し（ステップ S 34）、16 ビットを有する 1 個の乱数ビット列を得る。そして、上記ステップ S 25 ～ステップ S 34 の処理を繰り返し実行して必要数の疑似乱数を得る。

本実施例については、処理速度の高速化及び乱数性が適切に確保されているかについて実験を行っており、その結果、従来と比較して 170 倍も処理速度を向上でき、同時に適切な乱数性も確保されているとの結果を得た。以下に、その実験内容及び実験結果について説明する。

- 10 実験に使用したコンピュータは、CPU: Pentium (登録商標) 4 (1.7 GHz)、メモリ: 256 MB である。また、各設定値は、上述の実施例と同一のものとする。そして、入れ替え用乱数ビット列発生手段 28 に用いられる秘密鍵 K0 は、16 進数表記で以下のものに固定した状態として実験を行った。

$$K0 = (f1e2d3c4b5a69788796a5b4c3d2e1f10)_{16}$$

- 15 第 1.3 図は、スループットの計測結果を示す表である。表中の従来型とは、8 個の線形フィードバックシフトレジスタ 53 と、非線形変換部 70 を用いて構成した、第 17 図に示すような従来の非線形コンバイナ型疑似乱数発生器を示す。

- 本実験結果によれば、第 13 図に示すように、疑似乱数発生器 2 の平均スループットが、線形フィードバックシフトレジスタ 53 そのものの平均スループットから、非線形変換部 70 の平均スループットに向上しており、更に、従来型の約 170 倍 ( $116.4\text{Mbps/sec} \div 0.680\text{Mbps/sec} = 171.176\cdots$ ) になっていることがわかる。したがって、このスループット計測結果から、乱数テーブル 62 を用いたことが疑似乱数発生器 2 の高速化に有効であることがわかる。

本実施例における疑似乱数発生器 2 のスループットは、次式 (1) で表される。

- 25 【数式】

$$\frac{1}{T} = \frac{N_I}{N_O} \left( \frac{n}{T_1} + \frac{1}{T_2} + \frac{1}{T_3} \right) + \frac{nm}{T_4} + \frac{1}{T_5} \quad (1)$$

T1 は、1 つの線形フィードバックシフトレジスタ 53 の平均スループットを示し、T2 は、RC4 (増幅乱数ビット列発生手段 66) の平均スループットを

示す。また、T3は、乱数テーブル順番入れ替え手段67による乱数テーブル入れ替え処理の平均スループットを示し、T4は、1つの乱数テーブル62の平均スループットを示す。そして、T5は、非線形変換部70の平均スループットを示す。上記式(1)から乱数テーブル62の計算量が無視できると仮定すると、

- 5 Noビット/Niビットを小さくするほど非線形変換部70のスループットに近づけることができ、高速化を図ることができる。

- 疑似乱数の暗号強度の検証については、NISTという疑似乱数検定ツールを用いて検定を行った。NISTとは、物理乱数及び疑似乱数生成器からの出力データについて乱数性のテストを行うツールであり、16項目からのテストからなる統計のパッケージである。NISTについては、<http://crsc.nist.gov/rug>に詳しく説明されている。第14図は、本検定に使用したNISTのパラメータを示す表である。各種テストを行うことによって出力されたp-valueが $0 < p\text{-value} < 1$ を満たす場合に、そのテスト項目をパスしたとみなしている。本実施例による疑似乱数発生器2の疑似乱数を検定したところ、全てのテスト項目をパスしていること  
10  
15 が確認できた。第15図は、今回の実験によるNISTの検定結果を示す図である。

- 尚、上述の実施例に示した各設定値は、暗号の安全性を確認するために設定したものであり、これに限定されるものではない。また、本発明は、上述の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更、  
20 組み合わせが可能である。

#### [発明の効果]

- 以上説明したように、本発明に係る疑似乱数発生方法によれば、出力系列がM系列のビット列をs個ごとにサンプルしたビット列は、そのM系列の1周期分のビット数 $m = (2^n - 1)$ と導出値sが互いに素であるときには、他の構成を有する線形フィードバックシフトレジスタのM系列を構成し、また、バーレイキャンプマッセイアルゴリズムによって、少なくとも2周期分以上のビット数を有するビット列から線形フィードバックシフトレジスタを求めることができることを利用して、線形フィードバックシフトレジスタの構成を初期値に基づいて動的に変更することができ、変更後の線形フィードバックシフトレジスタからM  
25

系列のビット列を出力させることができる。

したがって、解読者は、疑似乱数発生器から出力される疑似乱数に基づいて再構成前の線形フィードバックシフトレジスタの構成を得ることができず、初期値や秘密鍵も解読することができない。この結果、高い暗号強度を得ることができ、

5 情報の秘匿性を保つことができる。

また、他の発明によれば、秘密鍵に基づいて所定のビット数を有する選択用乱数ビット列を出力させ、その選択用乱数ビット列を用いて乱数テーブルを参照することにより、乱数テーブル内の複数の増幅乱数ビット列の中から該当する増幅乱数ビット列を選択し、非線形変換手段によって非線形変換して疑似乱数として

10 出力させるので、小さなビット列を有する選択用乱数ビット列に基づいて、より大きなビット数を有する増幅乱数ビット列を得ることができる。

したがって、非線形変換手段に入力される乱数ビット列をより大きなビット数を有するものにすることができる。これにより、従来、ボトルネックとなっていた非線形変換手段よりも上流側の乱数ビット列を出力する部分のスループットを

15 向上させ、非線形変換手段のスループットに近づけることができ、疑似乱数発生器全体のスループットを高速化することができる。

[図面の簡単な説明]

[第1図]

本実施の形態における疑似乱数発生器を説明する図である。

20 [第2図]

本実施の形態における線形フィードバックシフトレジスタの初期多項式を例示するものである。

[第3図]

本実施の形態における疑似乱数発生器の動作を説明するフローチャートである。

25 [第4図]

疑似乱数発生器の原理を示す説明図である。

[第5図]

乱数テーブル部の説明図である。

[第6図]



乱数ビット列増幅部内に構成される各構成要素を説明する原理図である。

〔第 7 図〕

本実施の形態における疑似乱数発生方法を説明するフローチャートである。

〔第 8 図〕

5 本実施例における疑似乱数発生器を概略的に示す概念図である。

〔第 9 図〕

乱数テーブル部を概略的に示す概念図である。

〔第 10 図〕

本実施例における疑似乱数発生方法を説明するフローチャートである。

10 〔第 11 図〕

本実施の形態における線形フィードバックシフトレジスタの初期多項式を例示するものである。

〔第 12 図〕

線形フィードバックシフトレジスタの再構成処理を説明するフローチャートで

15 ある。

〔第 13 図〕

スループットの計測結果を示す表である。

〔第 14 図〕

本検定に使用した N I S T のパラメータを示す表である。

20 〔第 15 図〕

N I S T の検定結果を示す図である。

〔第 16 図〕

従来の逐次暗号方式を説明する図である。

〔第 17 図〕

25 暗号化装置の疑似乱数発生器を説明する図である。

〔第 18 図〕

一般的な線形フィードバックシフトレジスタの構成を簡単に説明する図である。

〔符号の説明〕

1 疑似乱数発生器（第 1 の実施の形態）

- 2 疑似乱数発生器 (第2の実施の形態)
  - 1 0 疑似乱数生成部
  - 1 1 線形フィードバックシフトレジスタ
  - 1 2 線形フィードバックシフトレジスタ再構成手段
- 5 2 0 非線形変換部
  - 5 0 乱数ビット列出力部
  - 5 1 選択用乱数ビット列出力手段
  - 5 2 初期値設定手段
  - 5 3 線形フィードバックシフトレジスタ
- 10 5 4 線形フィードバックシフトレジスタ再構成手段
  - 6 0 乱数ビット列増幅部
  - 6 1 乱数テーブル部
  - 6 2<sub>1</sub> ~ 6 2<sub>αβ</sub> 乱数テーブル
  - 6 3 排他的論理和演算処理手段
- 15 6 4 増幅乱数ビット列選択手段
  - 6 5 乱数テーブル初期設定手段
  - 6 6 増幅乱数ビット列発生手段
  - 6 7 乱数テーブル順番入れ替え手段
  - 6 8 入れ替え用乱数発生手段
- 20 7 0 非線形変換部

## 請求の範囲

1. (補正後)  $n$  個のシフトレジスタを有し、1 周期分のビット数が  $(2^n - 1)$  個となるビット列を出力可能な線形フィードバックシフトレジスタの初期値を設定する第 1 ステップと、  
5 所定の演算処理により前記初期値から前記線形フィードバックシフトレジスタの 1 周期分のビット数と互いに素である導出値を求める第 2 ステップと、  
該導出値と前記線形フィードバックシフトレジスタの 1 周期分のビット数を 2 倍以上した値とを乗算して、前記線形フィードバックシフトレジスタにより出力  
10 させるビット列のビット数を算出する第 3 ステップと、  
前記算出したビット数分のビット列を前記線形フィードバックシフトレジスタから前記初期値をもとに出力させる第 4 ステップと、  
該出力したビット列から前記導出値の間隔ごとにビット列を取り出して新ビット列を生成する第 5 ステップと、  
15 該新ビット列を出力可能な構成に前記線形フィードバックシフトレジスタの構成を再構成する第 6 ステップと、  
該再構成した後の線形フィードバックシフトレジスタから前記初期値をもとに疑似乱数を発生させる第 7 ステップと、  
を有することを特徴とする疑似乱数発生方法。  
20
2. 前記初期値に対してハッシュ関数を施してハッシュ値を求め、該ハッシュ値に最も近似した素数を導出値として採用することを特徴とする請求項 1 に記載の疑似乱数発生方法。
- 25 3. 前記線形フィードバックシフトレジスタの再構成は、バーレイキャンプマッセイアルゴリズムを用いて行われることを特徴とする請求項 1 または 2 に記載の疑似乱数発生方法。
4. 前記第 7 ステップで発生させた疑似乱数を非線形変換する第 8 ステップ

を有することを特徴とする請求項1～3のいずれかに記載の疑似乱数発生方法。

5. (補正後)  $n$  個のシフトレジスタを有し、1周期分のビット数が  $(2^n - 1)$  個となるビット列を出力可能な線形フィードバックシフトレジスタと、

5 秘密鍵に基づき前記線形フィードバックシフトレジスタの初期値を設定する初期値設定手段と、

所定の演算処理により前記初期値から前記線形フィードバックシフトレジスタの1周期分のビット数と互いに素である導出値を求める導出値算出手段と、

10 前記線形フィードバックシフトレジスタの1周期分のビット数を2倍以上した値と前記導出値とを乗算して、前記線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出するビット数算出手段と、

該ビット数算出手段により算出したビット数分のビット列を前記線形フィードバックシフトレジスタから前記初期値をもとに出力させるビット列出力手段と、

15 該出力したビット列から前記導出値の間隔ごとにビット列を取り出して新ビット列を生成する新ビット列生成手段と、

該新ビット列を出力可能な構成に前記線形フィードバックシフトレジスタの構成を再構成する線形フィードバックシフトレジスタ再構成手段と、

該再構成後の線形フィードバックシフトレジスタから前記初期値をもとに疑似乱数を発生させる疑似乱数発生手段と、を有することを特徴とする疑似乱数発生

20 器。

6. 前記線形フィードバックシフトレジスタ再構成手段の代わりに、新ビット列を出力可能な構成を有する第2の線形フィードバックシフトレジスタを生成する線形フィードバックシフトレジスタ生成手段を設け、

25 前記疑似乱数発生手段は、前記第2の線形フィードバックシフトレジスタによって初期値をもとに疑似乱数を発生させることを特徴とする請求項5に記載の疑似乱数発生器。

7. (補正後) 秘密鍵に基づいて所定のビット数を有する選択用乱数ビット

38/1

列を出力する

乱数ビット列出力部と、該乱数ビット列出力部から出力された選択用乱数ビット列に基づいて前記選択用乱数ビット列のビット数よりも大きなビット数を有する増幅乱数ビット列を出力する乱数ビット列増幅部と、該乱数ビット列増幅部から出力された増幅乱数ビット列を非線形変換して疑似乱数を出力する非線形変換部とを有し、

- 5 前記乱数ビット列出力部は、 $n$ 個のシフトレジスタを有し、1周期分のビット数が $(2^n) - 1$ 個となるビット列を出力可能な線形フィードバックシフトレジスタと、秘密鍵に基づき前記線形フィードバックシフトレジスタの初期値を設定する初期値設定手段と、所定の演算処理により前記初期値から前記線形フィードバックシフトレジスタの1周期分のビット数と互いに素である導出値を求める導出値算出手段と、前記線形フィードバックシフトレジスタの1周期分のビット数を2倍以上した値と前記導出値とを乗算して、前記線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出するビット数算出手段と、該ビット数算出手段により算出したビット数分のビット列を前記線形フィードバックシフトレジスタから前記初期値をもとに出力させるビット列出力手段と、該ビット列出力手段から出力したビット列から前記導出値の間隔ごとにビット列を取り出して新ビット列を生成する新ビット列生成手段と、該新ビット列を出力可能な構成に前記線形フィードバックシフトレジスタの構成を再構成する線形フィードバックシフトレジスタ再構成手段と、該線形フィードバックシフトレジスタ再構成手段によって再構成された再構成後の線形フィードバックシフトレジスタを用いて前記初期値をもとに前記選択用乱数ビット列を出力する選択用乱数ビット列出力手段とを有し、

- 15 前記乱数ビット列増幅部は、前記選択用乱数ビット列よりも大きなビット数を有する増幅乱数ビット列を予め複数格納した乱数テーブルと、前記選択用乱数ビット列出力手段から出力された選択用乱数ビット列を用いて前記乱数テーブルを参照することにより、前記乱数テーブル内の複数の増幅乱数ビット列の中から該当する増幅乱数ビット列を選択可能な増幅乱数ビット列選択手段とを有し、

25 非線形変換部は、該増幅乱数ビット列選択手段により選択された増幅乱数ビット列を非線形関数によって非線形変換し疑似乱数として出力する非線形変換手段

39/1

とを有することを特徴とする疑似乱数発生器。

8. (補正後) 前記乱数ビット列増幅部は、

5 前記秘密鍵が与えられることにより前記秘密鍵に基づいて前記増幅乱数ビット列を発生させる増幅乱数ビット列発生手段と、

該増幅乱数ビット列発生手段により発生させた増幅乱数ビット列を前記乱数テーブルに格納して、前記乱数テーブルの初期設定を行う乱数テーブル初期設定手段を有することを特徴とする請求項7に記載の疑似乱数発生器。

10 9. (補正後) 前記乱数ビット列出力部は、前記選択用乱数ビット列出力手段が複数設けられ、

前記乱数ビット列増幅部は、前記乱数テーブルが前記各選択用乱数ビット列出力手段にそれぞれ対応するように設けられ、前記増幅乱数ビット列選択手段が前記各選択用乱数ビット列出力手段から各々出力された前記各選択用乱数ビット列  
15 を用いて前記各選択用乱数ビット列出力手段ごとに対応する前記乱数テーブルをそれぞれ参照し、前記各乱数テーブル内からそれぞれ該当する増幅乱数ビット列を選択し、

前記非線形変換部は、前記非線形変換手段が前記各増幅乱数ビット列選択手段によって前記各乱数テーブルから選択された前記各増幅乱数ビット列を用いて非  
20 線形関数により非線形変換し疑似乱数として出力することを特徴とする請求項7または8に記載の疑似乱数発生器。

10. (補正後) 前記乱数ビット列増幅部は、前記各選択用乱数ビット列出力手段ごとにそれぞれ複数の乱数テーブ

ルを設け、

前記増幅乱数ビット列選択手段により前記各乱数テーブル内から選択された各増幅乱数ビット列を前記乱数ビット列出力部の前記選択用乱数ビット列出力手段ごとに排他的論理和演算して前記非線形変換部の前記非線形変換手段に出力する

5 排他的論理和演算処理手段を有することを特徴とする請求項 9 に記載の疑似乱数発生器。

11. (補正後) 前記乱数ビット列増幅部は、所定のタイミングで前記各乱数テーブル同士の入れ替えを行う乱数テーブル入れ替え手段を有することを特徴とする請求項 9 または 10 に記載の疑似乱数発生器。

10

12. (補正後) 前記乱数テーブル入れ替え手段は、  
前記各乱数テーブルを参照するために必要な選択用乱数ビット列を前記乱数ビット列出力部の前記選択用乱数ビット列出力手段が出力するごとに、前記各乱数

15 テーブル同士の入れ替えを行うことを特徴とする請求項 11 に記載の疑似乱数発生器。

13. 前記乱数テーブル入れ替え手段は、  
前記各乱数テーブルの個数と等しい個数の乱数テーブル入れ替え用乱数を発生

20 させ、  
該乱数テーブル入れ替え用乱数を前記乱数テーブルのテーブル番号として各乱数テーブルに付与し、前記テーブル番号をもとに予め設定された規則に従って前記乱数テーブルの順番を入れ替えることを特徴とする請求項 11 または 12 に記載の疑似乱数発生器。

25

14. (補正後) コンピュータを、  
秘密鍵に基づいて所定のビット数を有する選択用乱数ビット列を出力する乱数ビット列出力部と、該乱数ビット列出力部から出力された選択用乱数ビット列に基づいて前記選択用乱数ビット列のビット数よりも大きなビット数を有する増幅



乱数ビット列を出力する乱数ビット列増幅部と、該乱数ビット列増幅部から出力された増幅乱数ビット列を非線形変換して疑似乱数を出力する非線形変換部として機能させるための疑似乱数発生プログラムであって、

- 前記乱数ビット列出力部は、 $n$  個のシフトレジスタを有し、1 周期分のビット
- 5 数が  $(2^n) - 1$  個となるビット列を出力可能な線形フィードバックシフトレジスタと、秘密鍵に基づき前記線形フィードバックシフトレジスタの初期値を設定する初期値設定手段と、所定の演算処理により前記初期値から前記線形フィードバックシフトレジスタの1 周期分のビット数と互いに素である導出値を求める導出値算出手段と、前記線形フィードバックシフトレジスタの1 周期分のビット
- 10 数を2 倍以上した値と前記導出値とを乗算して、前記線形フィードバックシフトレジスタにより出力させるビット列のビット数を算出するビット数算出手段と、該ビット数算出手段により算出したビット数分のビット列を前記線形フィードバックシフトレジスタから前記初期値をもとに出力させるビット列出力手段と、該ビット列出力手段から出力したビット列から前記導出値の間隔ごとにビット列を
- 15 取り出して新ビット列を生成する新ビット列生成手段と、該新ビット列を出力可能な構成に前記線形フィードバックシフトレジスタの構成を再構成する線形フィードバックシフトレジスタ再構成手段と、該線形フィードバックシフトレジスタ再構成手段によって再構成された再構成後の線形フィードバックシフトレジスタを用いて前記選択用乱数ビット列を出力する選択用乱数ビット列出力手段とを有し、
- 20

- 前記乱数ビット列増幅部は、前記選択用乱数ビット列よりも大きなビット数を有する増幅乱数ビット列を予め複数格納した乱数テーブルと、前記選択用乱数ビット列出力手段から出力された選択用乱数ビット列を用いて前記乱数テーブルを参照することにより、前記乱数テーブル内の複数の増幅乱数ビット列の中から該
- 25 当する増幅乱数ビット列を選択可能な増幅乱数ビット列選択手段とを有し、

前記非線形変換部は、前記増幅乱数ビット列選択手段により選択された増幅乱数ビット列を非線形関数によって非線形変換し疑似乱数として出力する非線形変換手段を有することを特徴とする疑似乱数発生プログラム。

15. (補正後) 前記乱数ビット列増幅部は、前記秘密鍵が与えられることにより前記秘密鍵に基づいて前記増幅乱数ビット列を発生させ、前記乱数テーブルに格納して、前記乱数テーブルの初期設定を行う乱数テーブル初期設定手段としてコンピュータを機能させることを特徴とする請求項14に記載の疑似乱数発生プログラム。

16. (補正後) 前記乱数ビット列出力部は、前記選択用乱数ビット列出力手段が複数設けられ、

前記乱数ビット列増幅部は、前記乱数テーブルが前記各選択用乱数ビット列出力手段にそれぞれ対応するように設けられ、

前記増幅乱数ビット列選択手段が前記各選択用乱数ビット列出力手段から各々出力された前記各選択用乱数ビット列を用いて前記各選択用乱数ビット列出力手段ごとに対応する前記乱数テーブルをそれぞれ参照し、前記各乱数テーブル内からそれぞれ該当する増幅乱数ビット列を選択し、

前記非線形変換部は、前記非線形変換手段が前記各増幅乱数ビット列選択手段によって前記各乱数テーブルから選択された前記各増幅乱数ビット列を用いて非線形関数により非線形変換し疑似乱数として出力することを特徴とする請求項14または15に記載の疑似乱数発生プログラム。

17. (補正後) 前記乱数ビット列増幅部は、前記各選択用乱数ビット列出力手段ごとにそれぞれ複数の乱数テーブルを設け、

前記増幅乱数ビット列選択手段により前記各乱数テーブル内から選択された各増幅乱数ビット列を前記乱数ビット列出力部の前記選択用乱数ビット列出力手段ごとに排他的論理和演算して前記非線形変換部の前記非線形変換手段に出力する排他的論理和演算処理手段としてコンピュータを機

能させることを特徴とする請求項 16 に記載の疑似乱数発生プログラム。


18. (補正後) 前記乱数ビット列増幅部は、所定のタイミングで前記各乱数テーブル同士の入れ替えを行う乱数テーブル入れ替え手段としてコンピュータ  
5 を機能させることを特徴とする請求項 16 または 17 に記載の疑似乱数発生プログラム。

19. (補正後) 前記乱数テーブル入れ替え手段は、  
前記各乱数テーブルを参照するために必要な選択用乱数ビット列を前記乱数ビ  
10 ット列出力部の前記選択用乱数ビット列出力手段が出力するごとに、前記各乱数  
テーブル同士の入れ替えを行うことを特徴とする請求項 18 に記載の疑似乱数発生プログラム。

20. 前記乱数テーブル入れ替え手段は、  
15 前記各乱数テーブルの個数と等しい個数の乱数テーブル入れ替え用乱数を発生  
させ、

該乱数テーブル入れ替え用乱数を前記乱数テーブルのテーブル番号として各乱数  
テーブルに付与し、前記テーブル番号をもとに予め設定された規則に従って前  
記乱数テーブルの順番を入れ替えることを特徴とする請求項 18 または 19 に記  
20 載の疑似乱数発生プログラム。

第1図




第2図

LFSR1	$x^{131} + x^8 + x^3 + x^2 + 1$
LFSR2	$x^{137} + x^{21} + 1$
LFSR3	$x^{139} + x^8 + x^5 + x^3 + 1$
LFSR4	$x^{149} + x^{10} + x^9 + x^7 + 1$
LFSR5	$x^{151} + x^3 + 1$
LFSR6	$x^{157} + x^6 + x^5 + x^2 + 1$
LFSR7	$x^{163} + x^7 + x^6 + x^3 + 1$
LFSR8	$x^{167} + x^6 + 1$


3/15

第 4 図



7/15

第 8 図



11/15

第12図

